功率二极管标称电流和芯片的尺寸

如下图所示,为了让电流密度相同,这些二极管产品中基本组装有与标称电流成比例的有效面积的芯片。所谓有效面积是指电流流动有效的部分,大体上可以把芯片整体的面积看作有效面积。
TO-220外形产品中包括3A到30A电流容量不同的二极管产品
TO-220外形产品中包括3A到30A电流容量不同的二极管产品
 
那么,根据芯片尺寸的不同,正向电力损耗是如何变化的呢?了解其间的关系的话,当使用3A的二极管时如果温度上升过高,可以估测出更换成5A和10A器件时损耗降低的程度。
让我们重新看一看上面的测量结果。估计损耗时有一点很重要,就是说不是在25℃条件下,而应该在温度上升后的条件下计算损耗。但是文中所标记的VF为多少伏特、开通电阻为多少Ω均是25℃条件下的数值。二极管在高温条件下的VF虽然(在图表中)有明确标示,但其它没有提供的信息的参数需要考虑相对于25℃条件下的数值变化多少倍,以此估测损耗。
二极管正向特性
 
二极管正向特性
这里有两个3A的二极管。除3A以外,也请注意观察1A和10A时的数值。1A的电流密度是3A的1/3。10A的电流密度是3A的3.3倍。可以根据这些数值估测把当前所使用的3A二极管换成0.9A和9A二极管时的损耗。
如果更换为芯片大小不同的二极管
如果更换为芯片大小不同的二极管
由此可知,即使把二极管换成标称电流为3倍的二极管,正向电力损耗并不会减少为1/3。相反,换成标称电流为1/3的二极管,正向电力损耗也不会增加3倍。与PN二极管相比,SBD更容易受到芯
片大小的影响。这些信息将有助于您从同一封装系列中,选择合适的二极管。
请注意大型芯片SBD的反向电力损耗的增加
反向电流的大小和芯片面积成比例。在FRD一类的PN二极管中,反向电力损耗非常小,以至于可以忽略。但在SBD一类的二极管中,反向电力损耗较大,而且该损耗随芯片面积的增大而增加,计
算损耗时需务必考虑该损耗。40V 125℃条件下3A SBD的反向电流为9.1mA。芯片面积为3倍的9A SBD的反向电流为27.3mA。如果施加100%负载的40V电压,损耗增加会超过0.7W。如上所述,
某些工作条件下,当正向电压减少为0.71倍时,损耗可能会相等,或者反而增加。使用SBD时应该进行这一方面的探讨。
电流通路和接合线的电阻
电流通路和接合线的电阻
 
125℃条件下,厚度35μm、宽度1.4mm 、长度10mm
の铜箔图案的电阻为5mΩ。该电阻不出现在电路图中。接下来,让我们看一看功率半导体中除芯片以外的导线和接合线的电阻是多少。TO-220封装MOSFET中有180A的产品,二极管中有数10 A的产品。即使不考虑这样极端的产品,导线和接合线的电阻仍是决定可流动电流容量的主要因素。铜(Cu)和铝(Al)的物理常数如下。
R=R0 {1+α (T– 20)}
电流通路和接合线的电阻
首先,让我们计算插件型器件的铜导线的电阻。上述的计算值是在20℃条件下单侧导线整体的电阻值。125℃条件下的电阻为该值的1.41倍。接下来考虑φ400μm的铝线,设想其长度为10mm。
下面还有计算TO-220封装的电流通路电阻值的示例。 您可能会认为mΩ等级的电阻小得不值得考虑。然而当0.55mΩ上流动60A的电流时会发生什么呢?电压下降为33mV(此时发生的损耗为
1.98W)。二极管整体的正向电压如果为400mV,33mV则相当于它的8.25%。该数值并非小得可以忽略。规格值是测量靠近树脂部分的导线端子所获得的结果,如果测量导线的末端,结果甚至可
能与规格值不一致。另外,由此您可以理解在大电流功率半导体中不应使用过长的导线。
轴心型的Cu导线电阻示例
 
插件型的Cu导线电阻示例(125℃时为1.41倍)
比TO-220大一圈的TO-247封装的导线电阻为0.26mΩ,约为TO-220封装的1/2。
目前,TO-247 封装中有最高电流的器件,例如开通电阻为4mΩ的MOSFET、以及超过200A的二极管。让我们来看一看端子和芯片间的配线是怎样连接的。重要的设计标准之一是将配线电阻限制
在芯片自身电阻的一定比率范围内。其方法之一为尽量多使用如Φ500μm的最大口径的铝线(如:使用三根)。这样接合线电阻会变为前例的1/5,降低为0.47mΩ。或者厂商会考虑使用专用的铜条进行配线。此外,功率半导体中也有像多芯集成电路一样在封装(基板)上设有多个焊料块的类型。为了实现最小的面积和最小的高度,CSP可能是最终目标。
Φ400μm 10mm长 铝线的电阻
Φ400μm 10mm长 铝线的电阻(125℃时为1.41倍)
TO-220封装产品电流通路的电阻值示例
TO-220封装产品电流通路的电阻值示例
TO-220封装产品电流通路的电阻值示例
通电阻为4mΩ的MOSFET、以及超过200A的二极管。让我们来看一看端子和芯片间的配线是怎样连接的。重要的设计标准之一是将配线电阻限制在芯片自身电阻的一定比率范围内。其方法之一
为尽量多使用如Φ500μm的最大口径的铝线(如:使用三根)。这样接合线电阻会变为前例的1/5,降低为0.47mΩ。或者厂商会考虑使用专用的铜条进行配线。此外,功率半导体中也有像多芯集成电路一样在封装(基板)上设有多个焊料块的类型。为了实现最小的面积和最小的高度,CSP可能是最终目标。
由此可知,在使用功率半导体时,即使是未满1mΩ的电阻,也绝对不可忽视。